00154 Verilog 杂项 windows11
前言
介绍一些 Verilog 的杂项。
操作系统:Windows 10 专业版
参考文档
a brief summary of the module
源教程地址: https://www.eevblog.com/forum/fpga/commenting-verilog-code-best-practice/msg2612196/#msg2612196 .
1 | // This module implements a 32 bit up/down counter with asynchronous reset. |
结语
第一百五十四篇博文写完,开心!!!!
今天,也是充满希望的一天。
本博客所有文章除特别声明外,均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来自 LuYF-Lemon-love の Blog!